Tweet

Hình 8-5 cho thấy 1 ứng dụng khác của bộ khuếch đại thuật toán, gọi là mạch khuếch đại không đảo. Chú ý rằng tín hiệu ngõ vào v_in được nối trực tiếp với ngõ vào không đảo và điện trở R₁ được nối với ngõ vào đảo với đất. Về lý tưởng, trở kháng ngõ vào là vô cùng lớn, không có dòng chảy qua ngõ vào đảo, vì vậy i₁ =i_f . Như thế,
v_i^-/R₁ = (v_o – v_i^- )/ R_f. (8-10)

Hình 8-5: Khuếch đại thuật toán với cấu hình không đảo

Như ở trên hình,
(8 – 11)
Suy ra,
(8 – 12)

Cho A=, v_o/A tiến về 0, ta có:
(8 – 13)

Trừ cho trong (8-13) cho ta:
(8 – 14)

Do = , ta có:
(8 – 15)


Ở phương trình (8 – 8), đối với bộ khuếch đại thuật toán không đảo, khi v_i⁺ = 0, giả sử |A| = vô cùng, cho v_i^- = 0(đất ảo), v_i^- = v_i⁺. Cũng vây, trong cấu hình không đảo, giả sử tương tự cũng cho kết quả giống nhau: v_i^- = v_i⁺ (biểu thức 8-3). Như thế, chúng ta đi đến kết luận quan trọng chung đó là hồi tiếp cùng với hệ số khuếch đại điện áp rất lớn, gây nên điện áp ở ngõ vào đảo và ngõ vào không đảo xấp xỉ bằng nhau.

Biểu thức 8-15 cho thấy là độ lợi vòng kín của mạch đại không đảo, cũng như của mạch đại đảo, chỉ phụ thuộc vào giá trị của điện trở bên ngoài. Một ưu điểm nữa của bộ khuếch đại không đảo là trở kháng ngõ vào được nhìn bởi v_in là vô cùng lớn, hoặc ở rất lớn đối với một bộ khuếch đại thực tế. Bộ khuếch đại đảo và không đảo được sử dụng trong ứng dụng nhân điện áp, với điện áp được nhân lên bởi một hằng số cố định, hoặc hệ số tỉ lệ. Hằng số nhân lên trong bộ khuếch đại đảo là R_f/R₁ (có thể nhỏ hơn 1), và nó là 1 + R_f/R₁ (luôn luôn lớn hơn 1) trong bộ khuếch đại không đảo. Phạm vi rộng của các hằng số có thể được thực hiện cách chọn R_f và R₁ cho thuận tiện khi tỷ số hệ số khuếch đại là R_f/R, và ít thuận tiện hơn trong trường hợp tỉ lệ hệ số khuếch đại là 1 + R_f/R₁. Vì lý do đó, bộ khuếch đại đảo được sử dụng nhiều trong những ứng dụng nhân điện áp chính xác.

Người đọc có thể tự hỏi tại sao lại cần thiết sử dụng một bộ khuếch đại để nhân điện áp lên bằng một số nhỏ hơn 1, bởi vì điều này có thể được thực hiện đơn giản bằng 1 bộ chia áp?. Câu trả lời này là bộ khuếch đại đó cung cấp một hệ số khuếch đại công suất để lái 1 tải. Cũng vậy, bộ khuếch đại lý tưởng có trở kháng ngõ ra là 0 vì vậy điện áp ngõ ra không bị ảnh hưởng bởi sự thay đổi trở kháng của tải.

Hình 8 – 6: Bộ đệm áp

Hình 8-6 trình bày 1 trường hợp đặc biệt của bộ khuếch đại không đảo, được sử dụng ở các ứng dụng khuếch đại công suất và cách ly trở kháng ở phần sơ cấp. Chú ý rằng R_f = 0 và R₁ = vô cùng, vì vậy, với công thức 8-15, độ lợi vòng kín là v_o/v_in = 1 + R_f/R₁ = 1. Cấu hình này được gọi là bộ theo điện áp bởi vì v_o có độ lớn và pha tuơng tự như v_in. Như một BJT theo cực E, nó có trở kháng vào lớn và trở kháng ngõ ra nhỏ, và được sử dụng như một bộ khuếch đại đệm giữa nguồn trở kháng cao và một tải trở kháng thấp.

Tweet

Mạch cộng điện áp

Như phần trên, chúng ta có thể khuếch đại tỉ lệ tín hiệu điện áp, tức là nhân nó với 1 hằng số thông qua việc lựa chọn các điện trở bên ngoài, các điện trở này quyết định độ lợi vòng kín của 1 mạch khuếch đại. Điều này đều có thể được thực hiện trên mạch khuếch đại đảo và không đảo. Ta cũng có thể cộng các tín hiệu điện áp trên 1 opamp cùng 1 lúc với hệ số tỉ lệ khác nhau. Ví dụ, với tín hiệu ngõ vào v₁, v₂, và v₃, ta có thể tạo biểu thức ngõ ra như sau: 2v₁ + 0.5v₂ + 4v₃, gọi là tổ hợp tuyến tính của v₁, v₂, và v₃, và mạch này được gọi là mạch tổ hợp tuyến tính.
Hình 8 – 7 trình bày 1 mạch khuếch đại đảo có thể được sử dụng để cộng tỉ lệ 3 tín hiệu ngõ vào. Chú ý rằng 3 tín hiệu ngõ vào v₁, v₂, và v₃ được cung cấp qua 3 điện trở R₁, R₂, và R₃ vào mạch khuếch đại với R_f là điện trở hồi tiếp (R_c là điện trở bù offset).
Ta có phương trình dòng điện tại 3 ngõ vào bộ khuếch đại :

i₁ + i₂ + i ₃ = i_f (8 – 16)


Hình 8 – 7: Mạch khuếch đại opamp cho ngõ ra là tổng (đảo) của các tỉ lệ tín hiệu vào

Điện áp tại ngõ vào (-) opamp bằng 0, kết hợp với phương trình 8 – 16 , ta có:
(8 – 17)

Ta tính được v_o :
(8 – 18)

Phương trình 8 – 18 cho thấy ngõ ra là tổng đảo của các ngõ vào đã được tỉ lệ khác nhau, gọi lả tổng có trọng số, hoặc là tổ hợp tuyến tính các ngõ vào. Bằng cách chọn các giá trị hợp lý cho R₁, R₂ và R₃, ta có thể tạo ra các hệ số tỉ lệ cần thiết và phù hợp thực tế. Nếu chọn R₁ = R₂ = R₃ = R, ta có:
(8 – 19)

và nếu R_f = R,
(8 – 20)

Theo lý thuyết, có thể mở rộng thành 2, 3 hay bao nhiêu ngõ vào cũng được. Tỉ lệ hồi tiếp của mạch là:
(8 – 21)

với R_p = R₁ || R₂ || R₃. Với giá trị này, ta có thể áp dụng phần lý thuyết ở chương trước để xác định tất cả các đặc tính phụ thuộc vào , bao gồm băng thông vòng kín và offset ngõ ra V_OS(V_io). Giá trị tốt nhất của điện trở bù dòng phân cực là:

R_c = R_f || R_p = R_f || R₁ || R₂ || R₃ (8 – 22)

Ví dụ 8 – 2:

1. Thiết kế một mạch khuếch đại opamp cho phương trình sóng ngõ ra là –(4v₁ + v₂ + 0.1v₃).
2. Viết biểu thức và vẽ dạng sóng ngõ ra khi v₁ = 2sint, v₂ = +5V dc, và v₃ = - 100V dc.

Giải:

1. Chúng ta chọn tùy ý R_f = 60 k

Với phương trình 8 – 22, giá trị tốt nhất cho điện trở bù là R_c = R_f || R₁ || R₂ || R₃ = (60k) || (15k) || (60k) || (600k) = 9.8 k. Sơ đồ mạch như hình 8 – 8:

Hình 8 – 8 (Thí dụ 8 – 2)








Hình 8 – 9: (Thí dụ 8 – 2)

1. 

Ngõ ra có dạng sin với offset là -5V và thay đổi giữa 5- 8 = -3V và 5 + 8 = 13V. Dạng sóng như hình 8 – 9.



Hình 8 – 10 là mạch tổ hợp tuyến tính không đảo dùng opamp. Ở ví dụ này, chỉ có hai ngõ vào với áo ngõ ra là:

(8 – 22)




Hình 8 – 10 : Mạch tổ hợp tuyến tính không đảo

Mặc dù mạch này không đảo tổng các tỉ lệ ngõ vào, nhưng nó lại phiền hà hơn mạch đảo, chẳng hạn như việc chọn giá trị các điện trở để cho các hệ số tỉ lệ chính xác. Cũng như vậy, dạng sóng ngõ ra bị giới hạn bởi phương trình K[av₁ + (1 – a)v₂] với K và a các hằng số dương. Việc đảo pha thường không quan trọng, ngoại trừ trong 1 số ứng dụng đòi hỏi tổng không đảo, khi đó ta chỉ cần sử dụng 1 mạch cộng đảo nối với 1 mạch đảo với độ lợi đơn vị (bằng 1).

Tweet

Giả sử, chúng ta tạo một dạng sóng ngõ ra bằng độ chênh lệch 2 tín hiệu ngõ vào, điều này có thể được thực hiện bằng cách sử dụng mạch khuếch đại ở chế độ vi sai, với các tín hiệu được đưa qua các điện trở nối với ngõ vào đảo và không đảo như hình 8 – 11. Ta sử dụng phương pháp chồng chất để xác định điện áp ngõ ra. Đầu tiên, giả sử rằng v₂ được nối đất, ta có:

(8 – 23)

nên:
(8 – 24)



Hình 8 – 11: Sử dụng bộ khuếch đại ở chế độ vi sai để tạo tín hiệu ngõ ra tỷ lệ với sai biệt 2 tín hiệu ngõ vào

Bây giờ, giả sử v₁ nối đất, ta có:
(8 – 25)

Vì vậy, ngõ ra là:
(8 – 26)

Phương trình 8 – 26 cho thấy ngõ ra tỉ l㻇 với sai biệt của 2 tín hiệu ngõ vào đã được nhân hệ số. Để ngõ ra có dạng:

(8 – 27)

với A là hằng số, ta phải chọn các giá trị điện trở như sau:

R₁ = R₃ = R và R₂ = R₄ = AR (8 – 28)

Thay thế vào phương trình (8 – 26), ta được:



Khi đó, điện trở bù phân cực (R₁ || R₂) chính là (R₃ || R₄), bằng R || AR.

Giả sử dạng sóng ngõ ra hình 8 – 11 có dạng:
v_o = a₁v₁ – a₂v₂ (8 – 29

với a₁ và a₂ là hằng số dương. Theo phương trình 8 – 26, ta có:
(8 – 30)
và
(8 – 31)

Thay thế phương trình (8 – 31) vào phương trình (8 – 30) cho ta:
(8 – 32)

Nhưng R₂/(R₁+R₂) luôn nhỏ hơn 1. Vì vậy, nếu sử dụng sơ đồ mạch hình 8 – 11 để tạo sóng ngõ ra có dạng v_o = a₁v₁ – a₂v₂, thì phải có điều kiện:

(1 + a₂) > a₁ (8 – 33)

Ví dụ 8 – 3 14 – 2

Thiết kế mạch khuếch đại dùng opamp tạo sóng ngõ ra v_o = 0.5v₁ – 2v₂.

Giải
Chú ý rằng a₁ = 0.5 và a₂ = 2, vì vậy (1 + a₂) > a₁, nên ta có thể thiết kế mạch như hình 14 – 5.
So sánh v_o với phương trình 8 – 30, ta phải có:


và


Ta sẽ chọn tùy ý R₄ = 100 k suy ra , R₃ = R₄/2 = 50 k. Vì vậy



Chọn tùy ý R₂ = 20 k, ta có:


Sơ đồ mạch như hình vẽ 8 – 12.



Hình 8 – 12 (Thí dụ 8 – 3)


Trong ví dụ, ta chú ý rằng điện trở bù (R₁ || R₂ = (100k) || (20k) = 16.67 k) không phải là giá trị tối ưu (R₃ || R₄ = (50k) || (100k) = 33.3 k). Bằng phép toán khá phức tạp, ta có thể ép đặt thêm điều kiện R₁ || R₂ = R₃ || R₄ và vì vậy, giá trị điện trở bù đạt được tối ưu. Với v_o = a₁v₁ – a₂v₂, có thể chứng minh rằng điện trở bù (R₁ || R₂) đạt được tối ưu khi ta chọn các điện trở như sau:

R₄ = a₁R₁ = a₂R₃ = R₂(1 + a₂ – a₁) (8 – 34)

Theo tiêu chuẩn thiết kế, người ta chọn R₄ và tìm R₁, R₂ và R₃. Trong ví dụ 8 – 3, a₁ = 0.5 và a₂ = 2. Nếu ta chọn R₄ = 100k, thì R₁ = (100k)/0.5 = 200 k, R₂ = (100k)/2.5 = 40k, và R₃ = (100k)/2 = 50k. Việc chọn các giá trị điện trở này cho ta: R₁ || R₂ = 33.3k = R₃ || R₄, thỏa yêu cầu.

Mặc dù sơ đồ mạch hình 8 – 11 rất hữu ích và tiết kiệm để lấy sai phân tín hiệu điện áp theo dạng A(v₁ – v₂), nhưng nó lại phức tạp và có những hạn chế khi ta muốn có dạng sóng ngõ ra v_o = a₁v₁ – a₂v₂. Để thực hiện điều này (sai phân của tỉ lệ khác nhau 2 tín hiệu vào), ta sử dụng 2 bộ khuếch đại đảo như hình 8 – 13. Ngõ ra của bộ khuếch đại thứ nhất là:
(8 – 35)
và ngõ ra bộ khuếch đại thứ hai là:
(8 – 36)

Phương trình này cho thấy ta có thể uyển chuyển lựa chọn các giá trị điện trở khác nhau để có được dạng sóng v_o = a₁v₁ – a₂v_2*, bởi vì có rất nhiều cách kết hợp để thỏa:
và (8 – 37)

Hơn nữa, ở đây không có giới hạn trong việc chọn a₁ cũng như a₂, và không còn rắc rối trong việc thiết lập giá trị tối ưu cho R_c.


Hình 8 – 13
Sử dụng 2 bộ khuếch đại đảo để tạo sóng ngõ ra v_o = a₁v₁ – a₂v_2*

Thí dụ 8 – 4

Thiết kế mạch khuếch đại dùng op amp sử dụng cấu hình có 2 bộ đảo với sóng ngõ ra v_o = 10v₁ – 0.2v₂. (Chú ý 1 + a₂ = 1.2 < 20 = a₁, vì vậy không thể sử dụng mạch sai phân như hình 8 – 11.)

Giải
Có rất nhiều cách lựa chọn các điện trở đến nỗi ta có thể chọn trực tiếp, mà không cần phải sử dụng phương trình số học như (8 – 34).



Hình 8 – 14 (Thí dụ 8 – 4)

Chẳng hạn như chúng ta có thể bắt đầu bằng việc thiết kế bộ khuếch đại đầu tiên để tạo -20v₁. Chọn R₁ = 10 k và R_*2 = 200 k. Kế tiếp, bộ khuếch đại thứ hai cần phải đảo -20v₁, và tạo ra 0.2v₂. Chọn R₅ = 20 k. Do R₅/R₃ = 1 => R₃ = 20 k và R₅/R₄ = 0.2 => R₄ = 100 R₅/R₃.
Toàn bộ việc thiết kế được trình bày ở hình 8 – 14(a). Hình 8 – 14(b) là một đáp án khác, với tầng khuếch đại thứ nhất tạo -10v₁, và tầng khuếch đại thứ hai thực hiện mạch nhân với hằng số -2. Các giá trị điện trở được tính toán như trên hình vẽ.

Tweet

Mạch tích phân

Mạch tích phân là mạch mà dạng sóng ngõ ra tại một thời điểm bất kỳ có giá trị bằng với tổng diện tích phía dưới dạng sóng tín hiệu vào tính tới thời điểm đang xét (trong phép tính tích phân, phương pháp tính này là một hàm biến đổi theo thời gian ò^t₀v_in(t)dt.) Để mô tả khái niệm này, giả sử ngõ vào mạch tích phân là tín hiệu DC mức E volt được đưa vào mạch tích phân tại thời điểm t=0. Xem hình 8-17. Đồ thị dạng sóng DC theo thời gian là một đường nằm ngang song song với trục hoành tại mức E volt, vì mức điện áp dc là hằng số. Thời gian tín hiệu qua mạch càng lâu thì diện tích phía dưới đường tín hiệc DC càng cao. Tại thời điểm t bất kỳ, tổng diện tích bên dưới đường tín hiệu dc giữa thời điểm 0 và thời điểm t là Et. Ví dụ, nếu E=5V dc, thì ngõ ra sẽ là 5V tại thời điểm t=1s, 10V tại t=2s …ta thấy rằng điện áp ra la một đoạn dốc v_o(t)=Et



Hình 8-17: Ngõ ra mạch tích phân tại t giây, Et, với sóng ngõ vào

Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăng tuyến tính theo thời gian như trong hình 8-17 và sẽ đạt đến mức điện áp ngõ ra lớn nhất có thể có của mạch đại và quá trình tích phân sẽ dừng ở đó. Nếu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thì diện tích dương đã tích luỹ trước đó trừ đi diện tích trong khoảng thời gian xuống mức âm sẽ làm giảm điện áp ra. Do đó, ngõ vào phải có mức dương và âm theo chu kỳ để tránh cho ngõ ra của mạch tích phân đạt đến mức giới hạn âm hoặc dương. Ta sẽ tìm hiểu quá trình này kỹ hơn ở phần dạng sóng. Hình 8-18 là một mạch tích phân dùng đại thuật toán. Mạch đại có tụ C hồi tiếp về nên là mạch đại đảo. Bên cạnh những giả thiết của một mạch đại lý tưởng thông thường, ta giả thiết ngõ vào offset là 0, thì tín hiệu DC bất kỳ ở ngõ vào sẽ được lấy tích phân như hình 8-17 và cuối cùng sẽ làm cho mạch đại bão hoà. Dùng ký hiệu chuẩn ò^t₀ v dt để biểu diễn tích phân điện áp v giữa thời điểm 0 và thời
điểm t, ngõ ra của mạch là:

(8-40)

Từ phương trình 8-40, ngõ ra là tích phân (đảo) của ngõ vào, nhân với hằng số . Nếu mạch này dùng để tích hợp dạng sóng DC như trong hình 8-17 thì ngõ ra sẽ là một đoạn dốc xuống theo chiều âm .
Ta sẽ chứng minh tại sao mạch trong hình 8-18 là mạch tích phân. Khi dòng vào mạch là 0, theo định luật Kirchhoff về dòng điện ta có:
(8-41)





Hình 8-18: Mạch tích phân lý tưởng


Trong đó i₁ là dòng từ ngõ vào qua R₁ và i_c là dòng hồi tiếp qua tụ. Khi v- = 0, dòng qua tụ là:
(8-42)
vì vậy:
(8-43)
hoặc:
(8-44)

Lấy tích phân hai vế theo t ta có:
(8-45)

Phép tính tích phân của sóng sine Asinwt là:


Khi tín hiệu vào mạch tích phân đảo trong hình 8-18 là v_in = Asinwt thì ngõ ra là:
(8-46)

Từ phương trình 8-46 ngõ ra của mạch tích phân có ngõ vào dạng sine là một tín hiệu sine có biên độ dao động tỷ lệ nghịch với tần số của nó. Ví dụ, nếu tín hiệu vào dạng sine tần số 100Hz cho ngõ ra co biên độ đỉnh là 10V thì với cùng điều kiện như vậy, một sóng sine tần số 200Hz sẽ cho ngõ ra có biên độ đỉnh là 5V. Chú ý là ngõ ra sớm pha so với ngõ vào 90^o ở bất kể tần số nào vì coswt = sin(wt + 90^o)


Ví dụ 8-8:
1. Tìm giá trị đỉnh của tín hiệu ngõ ra mạch tích phân trong hình 8-19 với ngõ vào là: v_in=0.5 sin(100t) V
2. Làm lại khi v_in=0.5 sin(10³t) V

Hình 8-19: (Thí dụ 8 – 8)

Giải:

1. Từ phương trình 8-46:

giá trị đỉnh là 5 V

2. Từ phương trình 8-46:

giá trị đỉnh là 0.5 V

Ví dụ 8-8 cho thấy khi tần số tăng lên 10 lần sẽ làm cho biên độ ngõ ra giảm xuống 10 lần. Tương tự đối với giản đồ Bode, độ lợi của mạch tích phân lý tưởng sẽ có độ dốc -20dB/decade hay -6dB/octave. Độ lớn (giá trị tuyệt đối) của độ lợi là tỷ số giữa giá trị đỉnh của ngõ ra và giá trị đỉnh của ngõ vào.
(8-47)
phương trình này cho thấy độ lợi tỷ lệ nghịch với tần số. Giản đồ Bode trong trường hợp R₁C= 0.001 trong hình 8-20.

Vì biên độ ngõ ra mạch tích phân giảm theo tần số nên nó là một dạng của mạch lọc thông thấp. Mạch này đôi khi còn được gọi là mạch xén vì biên độ của thành phần cao tần có dạng sóng phức tạp sẽ bị giảm xuống, như thế sẽ xén đi gai điện áp xuất hiện trong dạng sóng. Đặc điểm này thường được sử dụng để giảm nhiễu cao tần trong tín hiệu. Mạch tích phân cũng được sử dụng trong các máy tính tương tự để tìm thời gian thực cho các phương trình vi phân.

Hình 8-20: Biểu đồ Bode mạch tích phân lý tưởng, với R1C = 0.001

Mạch tích phân thực tế

Mặc dù có chất lượng cao, các mạch tích phân chính xác như trong hình 8-18 dùng trong các ứng dụng tần số thấp như máy tính tương tự, nhưng các ứng dụng này đòi hỏi mạch đại chất lượng cao với điện áp offset rất nhỏ hoặc thiết bị ngắt ổn định. Như đã đề cập,bất kỳ offset nào đều tạo tín hiệu tích phân ngõ ra, vì nó được xem như 1 tín hiệu DC , thậm chí nó còn gây ra bão hòa mạch khuếch đại. Để tránh vấn đề này, mạch tích phân thực tế sử dụng một điện trở mắc song song với tụ hồi tiếp như trong hình 8-21. Khi tụ làm hở mạch ở DC, mạch tích phân chỉ đáp ứng với tín hiệu DC khi và chỉ khi nó là mạch đại đảo. Nói cách khác, độ lợi vòng mạch kín ở DC của mạch tích phân là –R_f/R₁. Ỏ tần số cao, trở kháng của tụ điện nhỏ hơn rất nhiều so với so với R_f nên nhánh song song C và R_f xem như chỉ có C và tín hiệu được tích phân như bình thường.

Trong khi điện trở hồi tiếp ở hình 8-21 ngăn sự hợp lại của các ngõ vào DC, nó cũng làm giảm sự hợp lại của các tín hiệu tần số thấp. Tại các tần số mà dung kháng của tụ C có thể so sánh được với R_f, trở kháng hồi tiếp không lớn hơn nhiều so với dung kháng thì tích hợp không xảy ra. Tích hợp chỉ xảy ra tại tần số lớn hơn nhiều so với tần số mà tại đó X_C=R_f. Để tích phân xảy ra ta cần có:


hoặc
(8-48)
Tần số f_c tại đó X_C=R_f là:
(8-48a)
xác định tần số gãy trên giản đồ Bode của mạch tích phân thực tế. Như trong hình 8-22, tại tần số ở phía trên f_c, độ lợi giảm xuống theo tỷ lệ -20dB/decade, giống với mạch tích phân lý tưởng, và tại tần số ở phía dưới f_c độ lợi đạt tới giá trị DC của nó là R_f/R₁



Hình 8-21:
Điện trở R₁ được mắc song song với C làm cho mạch tích phân thực tế giống như mạch đảo với các ngõ vào dc và giống như mạch tích phân với các ngõ vào tần số cao.



Hình 8-22:
Biểu đồ Bode của mạch tích phân thực tế, cho thấy tính tích phân xuất hiện tại các tần số trên

Ví dụ 8-9:
Thiết kế mạch tích phân thực tế:
1. tích phân những tín hiệu có tần số thấp hơn 100Hz
2. Cung cấp biên độ đỉnh ngõ ra là 0.1V khi biên độ đỉnh ngõ vào là 10V, sóng sine tần số 10kHz.
Tìm thành phần dc ở ngõ ra khi ngõ vào là 50mV DC.

Giải:
Để tích phân tín hiệu có tần số nhỏ hơn 100Hz, f_c<< 100Hz. Ta chọn f_c nhỏ hơn 100Hz : f_c=10Hz. từ phương trình 8-48a:


chọn khi đó:

hay

Để thỏa yêu cầu 2 ta phải chọn R₁ sao cho độ lợi tại tần số 10kHz là:

Giả sử ta bỏ qua R_f tại tần số này, độ lợi sẽ bằng với độ lợi trong mạch tích phân lý tưởng cho bởi phương trình 8-47:

do đó:

hay

mạch theo yêu cầu như trong hình 8-23, với R_c=(1.59M)//(159K)=145K

Hình 8-23: (Thí dụ 8 – 9)

Khi ngõ vào là 50mV dc, ngõ ra là 50mV nhân với độ lợi vòng mạch kín DC:


Để tích phân nhiều tín hiệu vào cùng một lúc, dùng cách sắp xếp tương tự với kết nối mạch tuyến tính đã học. Hình 8-24 là một ví dụ, mạch tích hợp 3 ngõ vào có thuật toán tại tần số trên f_c như sau:

(8-49)




Hình 8-24: Mạch tích phân 2 ngõ vào


phương trình 8-49 tương đương với:
(8-50)

Nếu R₁=R₂=R₃=R thì:
(8-51)

Tweet

Mạch vi phân cho dạng sóng ngõ ra có giá trị tại thời điểm bất kỳ bằng với tỷ lệ thay đổi của ngõ vào tại thời điểm đó. Vi phân là thuật toán ngược, đảo so với tích phân. Nếu ta cho tín hiệu đi qua một mạch tích phân lý tưởng ghép cascade với mạch vi phân lý tưởng, tín hiệu ngõ ra chính là tín hiệu vào.

Hình 8-25 mô tả hoạt động của một mạch vi phân lý tưởng. Trong ví dụ này, ngõ vào là đoạn dốc điện áp v_in=Et. Tỷ lệ thay đổi hay độ dốc của đoạn dốc này là hằng số E volt/second (sau mỗi giây, tín hiệu sẽ tăng lên một giá trị là E Volts). Vì tỷ lệ thay đổi của ngõ vào là hằng số nên ngõ ra của mạch vi phân là mức dc E voilt không đổi.

Ký hiệu chuẩn được sử dụng cho phép vi phân điện áp là dv/dt. Trong ví dụ ở hình 8-25, ta phải viết là:





Hình 8-25: Mạch vi phân lý tưởng cho 2 ngõ ra bằng tốc độ biến thiên của ngõ vào. Do độ dốc của hàm dốc là hằng số, nên ngõ ra trong ví dụ này là mức dc.

Đạo hàm của hằng số là 0 vì hằng số không đổi theo thời gian nên có tỷ lệ thay đổi theo thời gian là 0.
Hình 8-26 là cấu trúc mạch vi phân lý tưởng dùng đại thuật toán. Chú ý là điện dung ngõ vào và điện trở hồi tiếp cũng ngược với mạch tích phân. Ngõ ra của mạch vi phân là:
(8-52)

Điện áp ra là đạo hàm của ngõ vào nhân với hằng số R_fC. Nếu đoạn dốc điện áp trong hình 8-25 được cung cấp cho ngõ vào của mạch vi phân này thì ngõ ra sẽ là mức dc âm

Hình 8-26: Mạch vi phân lý tưởng

Vì dòng ngõ vào là 0, theo luật Kirchchoff về dòng :
(8-53)
Do v-=0, v_C=v_in nên:
(8-54)
i_f=v_o/R_f nên:

hay
(8-55)
Ta có:
(8-56)
Khi ngõ vào mạch vi phân ở hình 8-26 là v_in=A sinwt, thì ngõ ra là:
(8-57)

phương trình 8-57 cho thấy khi ngõ vào là sóng sin, biên độ ngõ ra của mạch vi phân tỷ lệ thuận với tần số. Ngõ ra lệch pha 90^o với ngõ vào bất kể tần số. Độ lợi mạch vi phân là:

(8-58)

Mạch vi phân thực tế

Khó khăn chủ yếu của mạch vi phân là nó đại tín hiệu vào tỷ lệ thuận với tần số nên nó cũng làm tăng mức nhiễu cao tần của tín hiệu ngõ ra. Khác với mạch tích phân, mạch vi phân không xén tín hiệu bằng cách giảm biên độ của thành phần cao tần mà làm tăng nhiễu cao tần. Do vậy, mạch vi phân ít được sử dụng trong các ứng dụng đòi hỏi tính chính xác cao như các máy tính tương tự.

Trong mạch vi phân thực tế, việc khuếch đại tín hiệu tỷ lệ thuận với tần số không thể tiếp tục khi tần số tăng vì mạch đại có băng thông xác định. Có một vài tần số mà tại đó biên độ ngõ ra phải bắt đầu giảm xuống. Ta thiết kế mạch đại vi phân thực tế sao cho tần số gãy nhỏ hơn cả tần số cắt cao của mạch đại để đặc tính độ lợi của nó chỉ dao động trong khoảng tần số thấp. Để làm điều này, ta mắc một điện trở nối tiếp với tụ điện C ngõ vào như trong hình 8-27. Xét trở kháng của tổ hợp R-C ở tần số thấp và cao:

(8-59)
(8-60)

Tại giá trị rất nhỏ, Z_in được xác định bởi thành phần dung kháng, do đó xem như chỉ còn có C một mình và tác dụng vi phân vẫn diễn ra. Khi w rất lớn, 1/wC xem như bỏ qua, nên Z_in chỉ còn R₁, mạch hoạt động như một mạch đại đảo thông thường có độ lợi R_f/R₁.

Tần số gãy f_b là tần số mà tại đó không còn xảy ra phép vi phân, khi đó dung kháng của tụ C bằng với điện trở R₁:
(8-61)

Hình 8-27: Mạch vi phân thực tế, xảy ra tại tần số thấp, do điện trở R1 chặn vi phân tại tần số cao.

Khi thiết kế mạch vi phân thực tế, tần số gãy phải lớn hơn tần số lớn nhất
(8-62)

trong đó f_h là tần số vi phân cao nhất. Hình 8-28 là giản đồ Bode độ lợi của mạch vi phân lý tưởng và thực tế. Ở vùng tần số thấp, độ lợi tăng theo tần số ở tỷ lệ 20dB/decade. Độ lợi sẽ nằm ngang, không đổi ở tần số lớn hơn f_b và bắt đầu giảm xuống theo tỷ lệ -20dB/decade ở tần số lớn hơn tần số cắt cao. Băng thông vòng ngắn mạch hay tần số cắt cao cho bởi:
(8-63)

Trong đó là R₁/(R₁+R_f)
Trong một số ứng dụng có sử dụng mạch đại thuật toán có băng thông rất rộng, đáp ứng tần số phải nhanh hơn đáp ứng tần số của mạch vi phân thực tế trong hình 8-28. Điều này có thể thực hiện được bằng cách mắc tụ C_f song song với điện trở hồi tiếp R_f.

Điều này sẽ làm cho đáp ứng dao động tại -20dB/decade bắt đầu ở tần số gãy
(8-64)
Rõ ràng là f_b2 phải được đặt lớn hơn f_b.

Ví dụ 8-10:

1. Thiết kế mạch vi phân thực tế sẽ vi phân tín hiệu có tần số nhỏ hơn 200Hz. Độ lợi tại tần số 10Hz là 0.1
2. Nêú mạch đại thuật toán sử dụng trong thiết kế có tần số độ lợi đơn vị là 1MHz, tần số cắt trên của mạch vi phân là bao nhiêu?

Giải:
1. Chọn R₁ và C sao cho tần số gãy f_b cao hơn f_h=200Hz. Chọn f_b=10, f_h=2k, C=0.1µF. Từ phương trình 8-61:



Để đạt độ lợi là 0.1 tại 10Hz, từ phương trình 8-58:



Thiết kế hoàn chỉnh như trong hình 8-29:

Hình 8-29: (thí dụ 8 – 10)

2.
Từ phương trình 8-63, f₂=f₁=(0.0477)(1MHz)=47.7kHz. Giản đồ Bode như trong hình 8-30.




Hình 8-30: (Thí dụ 8 – 10)